Verilog HDL数字设计与建模2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Verilog HDL数字设计与建模PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 简介1

1.1 HDL的历史1

1.2 Verilog HDL1

1.2.1 IEEE标准2

1.2.2特性2

1.3断言2

第2章 概述4

2.1设计方法4

2.2模16同步计数器5

2.3 4比特行波进位加法器7

2.4模块和端口8

2.4.1设计一个用于仿真的testbench9

2.4.2结构定义12

2.5数据流建模简介13

2.5.1二输入异或门13

2.5.2带延迟信息的四个二输入与门15

2.6行为级建模简介16

2.6.1三输入或门16

2.6.2 4比特加法器19

2.6.3模16同步计数器21

2.7结构化建模简介23

2.7.1实现积之和式23

2.7.2全加器25

2.7.3 4比特行波进位加法器29

2.8混合建模简介34

2.8.1全加器34

2.9习题37

第3章 语言元素39

3.1注释39

3.2标识符39

3.3关键字40

3.3.1双向门41

3.3.2电荷储存强度41

3.3.3 CMOS门42

3.3.4组合逻辑门42

3.3.5连续赋值45

3.3.6数据类型46

3.3.7模块说明46

3.3.8 MOS开关47

3.3.9多路分支47

3.3.10命名的事件48

3.3.11参数48

3.3.12端口声明49

3.3.13过程块结构49

3.3.14过程连续赋值语句50

3.3.15过程控制50

3.3.16上拉和下拉门53

3.3.17信号强度53

3.3.18 specify块54

3.3.19任务和函数55

3.3.20三态门55

3.3.21时序控制55

3.3.22用户自定义原语57

3.4值集58

3.5数据类型58

3.5.1线型数据类型58

3.5.2寄存器数据类型61

3.6编译器指令66

3.7习题68

第4章 表达式70

4.1操作数70

4.1.1常数70

4.1.2参数71

4.1.3线73

4.1.4寄存器73

4.1.5比特选择74

4.1.6部分选择74

4.1.7存储元件74

4.2操作符75

4.2.1算术运算操作符76

4.2.2逻辑运算操作符79

4.2.3关系运算操作符80

4.2.4相等运算操作符81

4.2.5按位运算操作符84

4.2.6缩位运算操作符87

4.2.7移位运算操作符89

4.2.8条件运算操作符91

4.2.9拼接运算操作符93

4.2.10复制运算操作符94

4.3习题96

第5章 门级建模97

5.1多输入门97

5.2门延迟113

5.2.1惯性延迟121

5.2.2传输延迟123

5.2.3模块路径延迟124

5.3更多的设计实例126

5.3.1迭代网络126

5.3.2优先编码器135

5.4习题139

第6章 用户自定义原语141

6.1定义用户自定义原语141

6.2组合逻辑UDP141

6.2.1卡诺图输入变量162

6.3时序的用户自定义原语165

6.3.1电平敏感UDP165

6.3.2边沿有效UDP169

6.4习题182

第7章 数据流建模185

7.1连续赋值185

7.1.1三输入与门185

7.1.2积之和187

7.1.3缩位操作符189

7.1.4八进制到二进制的编码器191

7.1.5 4选1选通器193

7.1.6使用条件操作符实现4选1选通器196

7.1.7 4比特加法器198

7.1.8超前进位加法器200

7.1.9异步时序状态机204

7.1.10脉冲模式异步时序状态机213

7.2隐含连续赋值219

7.3延迟220

7.4习题223

第8章 行为级建模227

8.1过程化结构227

8.1.1 initial语句227

8.1.2 always语句230

8.2过程赋值241

8.2.1等号右边的延迟241

8.2.2等号左边的延迟244

8.2.3阻塞赋值246

8.2.4非阻塞赋值249

8.3条件语句253

8.4 case语句268

8.5循环语句301

8.5.1 for循环301

8.5.2 while循环302

8.5.3 repeat循环303

8.5.4 forever循环304

8.6语句块304

8.6.1顺序执行块304

8.6.2并行执行块306

8.7过程连续赋值语句307

8.7.1 assign…deassign307

8.7.2 force…release310

8.8习题311

第9章 结构化建模313

9.1模块的例化313

9.2端口313

9.2.1未连接的端口316

9.2.2端口连接规则316

9.3设计实例317

9.3.1格雷码到二进制的转换器317

9.3.2 BCD码到十进制的译码器318

9.3.3模10计数器323

9.3.4加法器/减法器328

9.3.5 4功能算术和逻辑运算单元333

9.3.6加法器和高速移位器338

9.3.7阵列乘法器343

9.3.8 Moore-Mealy同步时序状态机348

9.3.9 Moore同步时序状态机352

9.3.10 Moore异步时序状态机358

9.3.11 Moore脉冲模式异步时序状态机365

9.4习题370

第10章 任务和函数373

10.1任务373

10.1.1任务声明373

10.1.2任务调用374

10.2函数378

10.2.1函数声明378

10.2.2函数调用379

10.3习题386

第11章 补充设计实例387

11.1约翰逊计数器387

11.2计数移位器390

11.3通用移位寄存器组393

11.4汉明码错误检测和纠正397

11.5布思算法406

11.6 Moore同步时序状态机413

11.7 Mealy脉冲模式异步时序状态机419

11.8 Mealy独热状态机423

11.9 BCD码加减法器432

11.9.1 BCD码加法432

11.9.2 BCD码减法434

11.10流水线精简指令集计算机处理器442

11.10.1指令cache451

11.10.2指令单元455

11.10.3译码单元458

11.10.4执行单元462

11.10.5寄存器阵列471

11.10.6数据cache476

11.10.7 RISC CPU的顶层479

11.10.8系统顶层481

11.11习题484

附录A事件队列488

附录B Verilog工程的步骤498

附录C部分习题解答500